{"product_id":"allen-bradley-1747-l514-slc-5-01-processor","title":"Processeur Allen-Bradley 1747-L514 SLC 5\/01","description":"\u003ch1 class=\"PDq2pG_selectionAnchorContainer\"\u003eProcesseur Allen-Bradley 1747-L514 SLC 5\/01\u003cspan class=\"PDq2pG_selectionAnchor\"\u003e\u003c\/span\u003e\n\u003c\/h1\u003e\n\u003cp\u003eLe \u003cstrong\u003eAllen-Bradley 1747-L514\u003c\/strong\u003e, également référencé comme le \u003cstrong\u003eprocesseur 1747-L514 SLC 5\/01\u003c\/strong\u003e, sert de module CPU principal SLC 5\/01 utilisé pour exécuter le contrôle cyclique par balayage, la gestion de la table image E\/S, et la coordination du réseau DH-485 dans les systèmes à châssis modulaires SLC 500 de \u003cspan class=\"hover:entity-accent entity-underline inline cursor-pointer align-baseline\"\u003eRockwell Automation\u003c\/span\u003e. Le processeur fonctionne en tant que contrôleur en emplacement 0 avec exécution mémoire intégrée et gestion de communication série embarquée.\u003c\/p\u003e\n\u003ch3\u003eDécomposition du suffixe \u0026amp; matrice des modèles\u003c\/h3\u003e\n\u003cp\u003eLe modèle de base 1747-L514 ne comprend pas de segmentation fonctionnelle par suffixe. Il s'agit d'une variante de processeur SLC 5\/01 à configuration fixe avec 4K de mémoire utilisateur et interface de communication DH-485 intégrée.\u003c\/p\u003e\n\u003ch3\u003eSpécifications matérielles\u003c\/h3\u003e\n\u003ctable class=\"w-fit min-w-(--thread-content-width)\"\u003e\n\u003cthead\u003e\n\u003ctr class=\"firstRow\"\u003e\n\u003cth class=\"last:pe-10\"\u003eParamètre\u003c\/th\u003e\n\u003cth class=\"last:pe-10\"\u003eSpécification\u003c\/th\u003e\n\u003c\/tr\u003e\n\u003c\/thead\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003eModèle\u003c\/td\u003e\n\u003ctd\u003e1747-L514\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eMarque\u003c\/td\u003e\n\u003ctd\u003eAllen-Bradley\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eOrigine\u003c\/td\u003e\n\u003ctd\u003eUSA\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003ePoids\u003c\/td\u003e\n\u003ctd\u003e0,34 kg\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eTempérature de fonctionnement\u003c\/td\u003e\n\u003ctd\u003e0 à 60 °C\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eConsommation électrique\u003c\/td\u003e\n\u003ctd\u003e90 mA @ 5 VDC courant sur le bus arrière\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eType de produit\u003c\/td\u003e\n\u003ctd\u003eModules processeurs SLC 5\/01\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eMémoire programme\u003c\/td\u003e\n\u003ctd\u003e4K mots utilisateur\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eTemps de balayage programme\u003c\/td\u003e\n\u003ctd\u003e8 ms\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eTemps de balayage E\/S\u003c\/td\u003e\n\u003ctd\u003e2,6 ms\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eE\/S maximum\u003c\/td\u003e\n\u003ctd\u003e960 points\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eSupport châssis\u003c\/td\u003e\n\u003ctd\u003eJusqu’à 3 châssis \/ 30 emplacements\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003ch3\u003eExécution sur bus arrière et architecture de contrôle DH-485\u003c\/h3\u003e\n\u003cp\u003eDans les systèmes à bus arrière SLC 500 de \u003cspan class=\"hover:entity-accent entity-underline inline cursor-pointer align-baseline\"\u003eRockwell Automation\u003c\/span\u003e, le 1747-L514 exécute un contrôle déterministe basé sur un balayage en utilisant une RAM alimentée par condensateur pour l’exécution cyclique du programme. Le processeur occupe l’emplacement 0 et coordonne tous les modules E\/S via la synchronisation de la table image du bus arrière.\u003c\/p\u003e\n\u003cp\u003eL’interface DH-485 intégrée fonctionne comme un nœud de communication série à jeton, supportant les échanges maître\/esclave pour la programmation, la surveillance et le transfert de données via les environnements RSLogix 500. L’arbitrage du bus arrière garantit que les mises à jour E\/S sont synchronisées à des intervalles de balayage définis, avec un temps de balayage E\/S de 2,6 ms et un cycle d’exécution du programme de 8 ms en charge nominale.\u003c\/p\u003e\n\u003cp\u003eL’architecture mémoire est divisée entre un espace d’exécution de programme volatile (4K instructions) et un stockage de rétention supporté par EEPROM via les modules d’extension 1747-M1\/M2, permettant la conservation structurée du programme lors des coupures d’alimentation sans dépendance à la mémoire non volatile en temps réel.\u003c\/p\u003e\n\u003ch3\u003eQuestions fréquemment posées (FAQ)\u003c\/h3\u003e\n\u003cp\u003eQ : Le 1747-L514 supporte-t-il le changement à chaud dans le châssis SLC 500 ?\u003cbr\u003eR : Non. Le processeur doit être inséré ou retiré uniquement hors tension du châssis pour éviter la corruption des signaux du bus arrière.\u003c\/p\u003e\n\u003cp\u003eQ : Quelle est la fonction de l’affectation à l’emplacement 0 ?\u003cbr\u003eR : L’emplacement 0 définit la position principale du CPU responsable de l’arbitrage du bus arrière et de la coordination de la table image E\/S sur tous les modules.\u003c\/p\u003e\n\u003cp\u003eQ : L’interface DH-485 peut-elle fonctionner indépendamment du cycle de balayage du CPU ?\u003cbr\u003eR : Non. La communication DH-485 est synchronisée avec l’exécution du processeur et dépend de la planification CPU et du service du bus arrière.\u003c\/p\u003e\n\u003chr\u003e\n\u003ch3\u003eDirectives d’installation sur site\u003c\/h3\u003e\n\u003cp\u003eLe module doit être installé exclusivement en emplacement 0 d’un châssis 1746. Les connecteurs du bus arrière doivent être complètement engagés pour assurer un alignement correct du 5 VDC et du bus de communication avant la mise sous tension.\u003c\/p\u003e\n\u003cp\u003eLe câblage DH-485 doit suivre les pratiques de routage en paires torsadées blindées avec une terminaison et une mise à la terre correctes en un point de référence unique. Le routage des câbles doit être séparé des conducteurs à haute interférence pour maintenir l’intégrité du signal série.\u003c\/p\u003e\n\u003cp\u003eLes modules mémoire EEPROM, s’ils sont utilisés, doivent être insérés uniquement hors tension pour éviter la corruption des données de programme stockées.\u003c\/p\u003e","brand":"Allen-Bradley","offers":[{"title":"Default Title","offer_id":43545143017562,"sku":"1747-L514","price":123.0,"currency_code":"USD","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0612\/4601\/3530\/files\/1747-L5142.jpg?v=1782286097","url":"https:\/\/www.plcmasters.com\/fr\/products\/allen-bradley-1747-l514-slc-5-01-processor","provider":"PLC Masters Ltd.","version":"1.0","type":"link"}