Allen-Bradley 1746-FIO4I SLC 500 greitas analoginis įvesties/išvesties modulis

Konfigūruotas greitam analoginių signalų įsigijimui ir srovės kilpos išvesties vykdymui SLC 500 pagrindinės plokštės sistemose, Allen-Bradley 1746-FIO4I (1746-FIO4I greitas analoginis I/O modulis) užtikrina tiesioginį fizinį/elektrinį vykdymą dvigubo diferencialinio analoginio įėjimo mėginių ėmimui ir dvigubo 0-20 mA srovės išvesties generavimui SLC 500 fiksuotose ir modulinėse šasi platformose.

Galūnių paaiškinimas ir modelių matrica

1746-FIO4I yra vieno lizdo greitas analoginis kombinuotas modulis SLC 500 I/O šeimoje. Funkcinis segmentavimas už pagrindinio katalogo identifikatoriaus neegzistuoja. Įvesties/išvesties kanalų architektūra yra fiksuota – 2 įėjimai ir 2 išėjimai su apibrėžtais konversijos ir raiškos parametrais.

Techninės specifikacijos

SLC 500 pagrindinės plokštės laiko ir konversijos valdymas

Modulis atlieka analoginį-skaitmeninį konvertavimą naudodamas nuoseklios aproksimacijos mėginių ėmimą, sinchronizuotą su SLC 500 pagrindinės plokštės skenavimo ciklais. Įėjimo kanalai veikia diferencialiniu režimu su 12 bitų kvantizacija, o išėjimo kanalai naudoja 14 bitų R-2R kopėčių DAC struktūrą srovės kilpos generavimui.

512 mikrosekundžių atnaujinimo ciklas apibrėžia deterministinį atnaujinimo elgesį, nepriklausomai nuo CPU skenavimo kintamumo. Pagrindinės plokštės srovės trauka paskirstyta tarp 5 V loginės grandinės ir 24 V analoginės sąsajos grandinės, todėl mišrios I/O tankio atveju reikalingas šasi lygmens galios biudžeto paskirstymas. Signalo mėginių ėmimo delsą riboja 7,5 mikrosekundės konversijos langai su 1,5 mikrosekundės laikymo stabilizacija prieš skaitmeninimą.

Dažniausiai užduodami klausimai (DUK)

K: Ar įėjimo kanalai gali veikti vienu metu su įtampos ir srovės signalais?
A: Taip. Kiekvienas diferencialinis įėjimo kanalas palaiko konfigūruojamą 0-10 VDC arba 0-20 mA signalo įsigijimą, tačiau ne mišrų režimą vienam kanalo egzemplioriui.

K: Ar modulis palaiko karštą keitimą pagrindinės plokštės veikimo metu?
A: Ne. Pašalinimas ar įdėjimas esant įjungtai pagrindinei plokštei gali sugadinti skenavimo sinchronizaciją ir ADC laiko suderinimą.

K: Kas apibrėžia išėjimo atnaujinimo elgesį 0-20 mA kanaluose?
A: Išėjimo atnaujinimą valdo 512 mikrosekundžių modulio atnaujinimo ciklas su 14 bitų DAC raiška, atliekama per R-2R kopėčių konversiją.

Montavimo lauko gairės

Prieš montavimą būtina atjungti sistemos maitinimą, kad būtų išvengta pagrindinės plokštės jungties pažeidimo ir analoginės nuorodos svyravimo. Modulis turi būti įstatytas į vieną SLC 500 šasi lizdą su pilnu krašto jungties įstatymu. Užtikrinkite teisingą pagrindinės plokštės magistralės pirštų poliškumo suderinimą prieš užrakinimą.

Analoginių įėjimų laidai turėtų būti naudojami ekranuoti susuktų porų laidininkai su ekrano užbaigimu viename spintos žemės taške. Srovės kilpos išėjimai (0-20 mA) turi išlaikyti kilpos vientisumą su tinkama apkrovos varža, kad būtų užtikrintas stabilus DAC reguliavimas. Signalo kabeliai turėtų būti vedami toliau nuo aukšto dažnio jungiklių laidininkų, kad būtų sumažintas induktyvus sujungimas į diferencialinius įėjimo etapus.