{"product_id":"allen-bradley-1746-fio4i-slc-500-fast-analog-i-o-module","title":"Allen-Bradley 1746-FIO4I SLC 500 greitas analoginis įvesties\/išvesties modulis","description":"\u003ch1\u003eAllen-Bradley 1746-FIO4I SLC 500 greitas analoginis įvesties\/išvesties modulis\u003c\/h1\u003e\n\u003cp\u003eKonfigūruotas greitam analoginių signalų įsigijimui ir srovės kilpos išvesties vykdymui SLC 500 pagrindinės plokštės sistemose, \u003cstrong\u003eAllen-Bradley 1746-FIO4I\u003c\/strong\u003e (\u003cstrong\u003e1746-FIO4I greitas analoginis I\/O modulis\u003c\/strong\u003e) užtikrina tiesioginį fizinį\/elektrinį vykdymą dvigubo diferencialinio analoginio įėjimo mėginių ėmimui ir dvigubo 0-20 mA srovės išvesties generavimui SLC 500 fiksuotose ir modulinėse šasi platformose.\u003c\/p\u003e\n\u003ch3\u003eGalūnių paaiškinimas ir modelių matrica\u003c\/h3\u003e\n\u003cp\u003e1746-FIO4I yra vieno lizdo greitas analoginis kombinuotas modulis SLC 500 I\/O šeimoje. Funkcinis segmentavimas už pagrindinio katalogo identifikatoriaus neegzistuoja. Įvesties\/išvesties kanalų architektūra yra fiksuota – 2 įėjimai ir 2 išėjimai su apibrėžtais konversijos ir raiškos parametrais.\u003c\/p\u003e\n\u003ch3\u003eTechninės specifikacijos\u003c\/h3\u003e\n\u003ctable class=\"w-fit min-w-(--thread-content-width)\"\u003e\n\u003cthead\u003e\n\u003ctr class=\"firstRow\"\u003e\n\u003cth class=\"last:pe-10\"\u003eParametras\u003c\/th\u003e\n\u003cth class=\"last:pe-10\"\u003eSpecifikacija\u003c\/th\u003e\n\u003c\/tr\u003e\n\u003c\/thead\u003e\n\u003ctbody\u003e\n\u003ctr\u003e\n\u003ctd\u003eModelis\u003c\/td\u003e\n\u003ctd\u003e1746-FIO4I\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003ePrekės ženklas\u003c\/td\u003e\n\u003ctd\u003eAllen-Bradley\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eKilmė\u003c\/td\u003e\n\u003ctd\u003eJAV\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eSvoris\u003c\/td\u003e\n\u003ctd\u003e0,79 svaro\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eMatmenys\u003c\/td\u003e\n\u003ctd\u003eVieno lizdo šasi modulis\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eGalios suvartojimas\u003c\/td\u003e\n\u003ctd\u003e5 VDC: 55 mA; 24 VDC: 150 mA\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eModulio tipas\u003c\/td\u003e\n\u003ctd\u003eGreitas analoginis kombinuotas I\/O modulis\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eĮėjimai\u003c\/td\u003e\n\u003ctd\u003e2 diferencialiniai (0-10 VDC \/ 0-20 mA)\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eIšėjimai\u003c\/td\u003e\n\u003ctd\u003e2 (0-20 mA srovės kilpa)\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eĮėjimo raiška\u003c\/td\u003e\n\u003ctd\u003e12 bitų\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eIšėjimo raiška\u003c\/td\u003e\n\u003ctd\u003e14 bitų\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eKonversijos metodas\u003c\/td\u003e\n\u003ctd\u003eNuosekli aproksimacija (ADC)\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eAtnaujinimo laikas\u003c\/td\u003e\n\u003ctd\u003e512 mikrosekundžių\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eKonversijos laikas\u003c\/td\u003e\n\u003ctd\u003e7,5 mikrosekundės vienam mėginių langui\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003ePralaidumas\u003c\/td\u003e\n\u003ctd\u003e7 kHz\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eŽingsnio atsakas\u003c\/td\u003e\n\u003ctd\u003e100 ms įėjimui; 2,5 ms išėjimui\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003ePagrindinės plokštės sąsaja\u003c\/td\u003e\n\u003ctd\u003eSLC 500 lygiagrečioji pagrindinė plokštė\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003ctr\u003e\n\u003ctd\u003eLizdo reikalavimas\u003c\/td\u003e\n\u003ctd\u003e1 lizdas\u003c\/td\u003e\n\u003c\/tr\u003e\n\u003c\/tbody\u003e\n\u003c\/table\u003e\n\u003ch3\u003eSLC 500 pagrindinės plokštės laiko ir konversijos valdymas\u003c\/h3\u003e\n\u003cp\u003eModulis atlieka analoginį-skaitmeninį konvertavimą naudodamas nuoseklios aproksimacijos mėginių ėmimą, sinchronizuotą su SLC 500 pagrindinės plokštės skenavimo ciklais. Įėjimo kanalai veikia diferencialiniu režimu su 12 bitų kvantizacija, o išėjimo kanalai naudoja 14 bitų R-2R kopėčių DAC struktūrą srovės kilpos generavimui.\u003c\/p\u003e\n\u003cp\u003e512 mikrosekundžių atnaujinimo ciklas apibrėžia deterministinį atnaujinimo elgesį, nepriklausomai nuo CPU skenavimo kintamumo. Pagrindinės plokštės srovės trauka paskirstyta tarp 5 V loginės grandinės ir 24 V analoginės sąsajos grandinės, todėl mišrios I\/O tankio atveju reikalingas šasi lygmens galios biudžeto paskirstymas. Signalo mėginių ėmimo delsą riboja 7,5 mikrosekundės konversijos langai su 1,5 mikrosekundės laikymo stabilizacija prieš skaitmeninimą.\u003c\/p\u003e\n\u003ch3\u003eDažniausiai užduodami klausimai (DUK)\u003c\/h3\u003e\n\u003cp\u003eK: Ar įėjimo kanalai gali veikti vienu metu su įtampos ir srovės signalais?\u003cbr\u003eA: Taip. Kiekvienas diferencialinis įėjimo kanalas palaiko konfigūruojamą 0-10 VDC arba 0-20 mA signalo įsigijimą, tačiau ne mišrų režimą vienam kanalo egzemplioriui.\u003c\/p\u003e\n\u003cp\u003eK: Ar modulis palaiko karštą keitimą pagrindinės plokštės veikimo metu?\u003cbr\u003eA: Ne. Pašalinimas ar įdėjimas esant įjungtai pagrindinei plokštei gali sugadinti skenavimo sinchronizaciją ir ADC laiko suderinimą.\u003c\/p\u003e\n\u003cp\u003eK: Kas apibrėžia išėjimo atnaujinimo elgesį 0-20 mA kanaluose?\u003cbr\u003eA: Išėjimo atnaujinimą valdo 512 mikrosekundžių modulio atnaujinimo ciklas su 14 bitų DAC raiška, atliekama per R-2R kopėčių konversiją.\u003c\/p\u003e\n\u003chr\u003e\n\u003ch3\u003eMontavimo lauko gairės\u003c\/h3\u003e\n\u003cp\u003ePrieš montavimą būtina atjungti sistemos maitinimą, kad būtų išvengta pagrindinės plokštės jungties pažeidimo ir analoginės nuorodos svyravimo. Modulis turi būti įstatytas į vieną SLC 500 šasi lizdą su pilnu krašto jungties įstatymu. Užtikrinkite teisingą pagrindinės plokštės magistralės pirštų poliškumo suderinimą prieš užrakinimą.\u003c\/p\u003e\n\u003cp\u003eAnaloginių įėjimų laidai turėtų būti naudojami ekranuoti susuktų porų laidininkai su ekrano užbaigimu viename spintos žemės taške. Srovės kilpos išėjimai (0-20 mA) turi išlaikyti kilpos vientisumą su tinkama apkrovos varža, kad būtų užtikrintas stabilus DAC reguliavimas. Signalo kabeliai turėtų būti vedami toliau nuo aukšto dažnio jungiklių laidininkų, kad būtų sumažintas induktyvus sujungimas į diferencialinius įėjimo etapus.\u003c\/p\u003e","brand":"Allen-Bradley","offers":[{"title":"Default Title","offer_id":43498782130266,"sku":"1746-FIO4I","price":123.0,"currency_code":"USD","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0612\/4601\/3530\/files\/1746-FIO4I2.jpg?v=1781519096","url":"https:\/\/www.plcmasters.com\/lt\/products\/allen-bradley-1746-fio4i-slc-500-fast-analog-i-o-module","provider":"PLC Masters Ltd.","version":"1.0","type":"link"}