Allen-Bradley 1746-HSCE2 SLC 500 didelės spartos skaitiklio modulis

Konfigūruotas kvadratinio impulso fiksavimui ir dvikryptiam skaičiavimui SLC 500 pagrindinės plokštės sistemose, Allen-Bradley 1746-HSCE2 (1746-HSCE2 didelės spartos skaitiklio modulis) užtikrina tiesioginį fizinį/elektrinį daugiakanalį aukšto dažnio signalų fiksavimą naudojant diferencialinius A/B/Z enkoderio įėjimus ir diskrečius išėjimus per 1746 šasi platformas.

Galūnės paaiškinimas ir modelių matrica

1746-HSCE2 yra fiksuotos architektūros didelės spartos skaitiklio modulis SLC 500 I/O šeimoje. Pagal katalogo numerį nėra funkcinių subvariantų. Įėjimų grupės iš anksto apibrėžtos kaip dvi kvadratinės kanalų poros su papildomais indeksų įėjimais ir fiksuota išėjimų struktūra, susieta su vidiniais skaitiklio registrais.

Techninės specifikacijos

Didelės spartos kvadratinio skaičiavimo ir impulso sekos apdorojimo architektūra

Modulis apdoroja enkoderio gautus kvadratinio signalo impulsus per specializuotą didelės spartos pertraukimo logiką, nepriklausomą nuo SLC procesoriaus skenavimo laiko. A/B fazių dekodavimas ir Z indekso nuoroda vykdomi aparatūros lygiu su deterministiniu kraštų aptikimu iki submikrosekundžių impulso raiškos.

Dvikryptis skaičiavimo logika nustato kryptį pagal fazių poslinkį tarp A ir B kanalų, o Z įėjimas apibrėžia absoliučios pozicijos atstatymo nuorodą. Įėjimų kondicionavimas palaiko tiek TTL lygio, tiek aukštesnės įtampos pramoninius signalus per dvigubą įėjimo slenksčių diapazoną (4,2–12 VDC ir 10–30 VDC).

Išėjimų struktūra apima keturis fizinius šaltinio išėjimus ir keturis vidinius virtualius išėjimus, susietus su skaitiklio įvykiais, leidžiančius tiesioginį aparatūros suveikimą pagal slenkstį, perpildymą ar išankstinį palyginimą.

Dažniausiai užduodami klausimai (DUK)

K: Ar modulis gali vienu metu skaičiuoti tiek inkrementinius, tiek absoliučius enkoderio signalus?
A: Taip. Dvi nepriklausomos kvadratinės įėjimų grupės palaiko vienalaikį A/B/Z dekodavimą, kiekviena apdorojama atskirais aparatūros skaitikliais.

K: Ar įėjimo dažnio apdorojimas priklauso nuo SLC 500 skenavimo laiko?
A: Ne. Impulsų fiksavimas vykdomas specializuotoje aparatūros logikoje su 1 MHz maksimaliu įėjimo dažniu, nepriklausomu nuo CPU skenavimo ciklo.

K: Kas lemia išėjimo perjungimo delsą skaitiklio įvykiams?
A: Išėjimo atnaujinimą valdo 1,5 ms modulio atnaujinimo ciklas ir vidinė įvykių palyginimo logika, o ne kopėčių skenavimo vykdymo laikas.

Montavimo lauko gairės

Prieš įstatant modulį būtina atjungti sistemos maitinimą, kad būtų išvengta pagrindinės magistralės laiko sutrikimų ir įėjimų fiksavimo nestabilumo. Modulis turi būti pilnai įstatytas į vieną SLC 500 šasi lizdą su tinkamu jungties suderinimu prie 1746 pagrindinės plokštės sąsajos.

Enkoderio laidai A/B/Z kanalams turi būti vedami naudojant ekranuotą susuktų porų kabelį, kurio ekranas baigiamas tik viename gale valdymo spintos viduje. Signalo laidai turi būti nutolę nuo VFD išėjimo laidininkų ir aukšto dV/dt perjungimo linijų, kad būtų išvengta impulso iškraipymų dideliu dažniu.

Išėjimų laidai (10–30 VDC šaltinio) reikalauja tinkamo apkrovos suderinimo ir bendro atskaitos žemės taško tame pačiame spintos potenciale, kad būtų užtikrintas stabilus perjungimo veikimas skaitiklio įvykių metu.