Allen-Bradley 1747-L514 Pemproses SLC 5/01

 Allen-Bradley 1747-L514, juga dikatalogkan sebagai  1747-L514 Pemproses SLC 5/01, berfungsi sebagai modul CPU utama SLC 5/01 yang digunakan untuk melaksanakan kawalan imbasan kitaran, pengurusan jadual imej I/O, dan penyelarasan rangkaian DH-485 di seluruh sistem kerangka modular  Rockwell Automation SLC 500. Pemproses ini beroperasi sebagai pengawal slot 0 dengan pelaksanaan memori terintegrasi dan pengendalian komunikasi bersiri terbina dalam.

Perincian Akhiran & Matriks Model

Model asas 1747-L514 tidak termasuk segmentasi akhiran fungsi. Ia adalah varian pemproses SLC 5/01 konfigurasi tetap dengan memori pengguna 4K dan antara muka komunikasi DH-485 terintegrasi.

Spesifikasi Perkakasan

Pelaksanaan Bas Backplane dan Seni Bina Kawalan DH-485

Dalam sistem backplane  Rockwell Automation SLC 500, 1747-L514 melaksanakan kawalan berasaskan imbasan deterministik menggunakan RAM yang disokong kapasitor untuk pelaksanaan program kitaran. Pemproses ini menempati slot 0 dan menyelaraskan semua modul I/O melalui penyegerakan jadual imej backplane.

Antara muka DH-485 terbina dalam berfungsi sebagai nod komunikasi token bersiri, menyokong pertukaran master/slave untuk pengaturcaraan, pemantauan, dan pemindahan data melalui persekitaran RSLogix 500. Arbitrasi backplane memastikan kemas kini I/O disegerakkan pada selang imbasan yang ditetapkan, dengan masa imbasan I/O 2.6 ms dan kitaran pelaksanaan imbasan program 8 ms di bawah beban nominal.

Seni bina memori dibahagikan antara ruang pelaksanaan program mudah lupa (4K arahan) dan storan pengekalan berasaskan EEPROM melalui modul pengembangan 1747-M1/M2, membolehkan pengekalan program berstruktur merentasi kitaran kuasa tanpa kebergantungan pelaksanaan masa nyata pada memori tidak mudah lupa.

Soalan Lazim (FAQ)

S: Adakah 1747-L514 menyokong pertukaran panas dalam kerangka SLC 500?
J: Tidak. Pemproses mesti dimasukkan atau dikeluarkan dengan kuasa kerangka dimatikan untuk mengelakkan kerosakan isyarat backplane.

S: Apakah fungsi penetapan slot 0?
J: Slot 0 menentukan kedudukan CPU utama yang bertanggungjawab untuk arbitrasi backplane dan penyelarasan jadual imej I/O di semua modul.

S: Bolehkah antara muka DH-485 beroperasi secara bebas daripada kitaran imbasan CPU?
J: Tidak. Komunikasi DH-485 disegerakkan dengan pelaksanaan pemproses dan bergantung pada penjadualan CPU serta perkhidmatan backplane.

Garis Panduan Pemasangan Lapangan

Modul hendaklah dipasang secara eksklusif di slot 0 kerangka 1746. Penyambung backplane mesti dipasang sepenuhnya untuk memastikan penjajaran kuasa 5 VDC dan bas komunikasi yang betul sebelum kuasa dihidupkan.

Pemasangan kabel DH-485 mesti mengikuti amalan penghalaan pasangan berpintal terlindung dengan penamatan dan pembumian yang betul di satu titik rujukan. Penghalaan kabel mesti dipisahkan daripada konduktor bunyi tinggi untuk mengekalkan integriti isyarat bersiri.

Modul memori EEPROM, jika digunakan, mesti dimasukkan hanya dalam keadaan tanpa kuasa untuk mengelakkan kerosakan data program yang disimpan.