Allen-Bradley 1746-HSCE2 SLC 500 Hochgeschwindigkeits-Zählermodul

Konfiguriert für die Erfassung von Quadraturimpulsen und bidirektionales Zählen in SLC 500 Backplane-Systemen, bietet das Allen-Bradley 1746-HSCE2 (1746-HSCE2 Hochgeschwindigkeits-Zählermodul) eine direkte physikalisch/elektrische Ausführung zur Mehrkanal-Erfassung hochfrequenter Signale mittels differentieller A/B/Z-Encoder-Eingänge und diskreter Ausgangssignale über 1746-Chassis-Plattformen.

Suffix-Aufschlüsselung & Modellmatrix

Das 1746-HSCE2 ist ein Hochgeschwindigkeits-Zählermodul mit fester Architektur innerhalb der SLC 500 I/O-Familie. Unter der Katalognummer existieren keine funktionalen Subvarianten. Die Eingangskanäle sind vordefiniert als zwei Quadraturkanäle mit Hilfsindex-Eingängen und fester Ausgangsstruktur, die auf interne Zählerregister abgebildet ist.

Hardware-Spezifikationen

Hochgeschwindigkeits-Quadraturzählung und Pulszugverarbeitungsarchitektur

Das Modul verarbeitet encoderbasierte Quadratursignale über eine dedizierte Hochgeschwindigkeits-Interrupt-Logik, unabhängig vom SLC-Prozessor-Scan-Timing. Die A/B-Phasendekodierung und Z-Index-Referenzierung erfolgen hardwareseitig mit deterministischer Flankenerkennung bis hin zur Sub-Mikrosekunden-Pulsauflösung.

Die bidirektionale Zähllogik ermittelt den Richtungszustand aus der Phasenverschiebung zwischen den A- und B-Kanälen, während der Z-Eingang die absolute Positionsrückstellung definiert. Die Eingangssignalaufbereitung unterstützt sowohl TTL-Pegel als auch höherspannungsindustrielle Signale durch duale Eingangsschwellenbereiche (4,2–12 VDC und 10–30 VDC).

Die Ausgangsstruktur umfasst vier physische Sourcing-Ausgänge und vier interne virtuelle Ausgänge, die auf Zählerereignisse abgebildet sind und eine direkte hardwaregesteuerte Reaktion basierend auf Schwellenwert-, Überlauf- oder Voreinstellvergleichsbedingungen ermöglichen.

Häufig gestellte Fragen (FAQ)

F: Kann das Modul gleichzeitig inkrementelle und absolute Encodersignale zählen?
A: Ja. Zwei unabhängige Quadratureingangsgruppen unterstützen simultane A/B/Z-Dekodierung, jeweils über separate Hardwarezähler verarbeitet.

F: Hängt die Verarbeitung der Eingangsfrequenz vom SLC 500 Scan-Zyklus ab?
A: Nein. Die Impulserfassung erfolgt in dedizierter Hardware-Logik mit maximal 1 MHz Eingangsfrequenz, unabhängig vom CPU-Scanzyklus.

F: Was bestimmt die Ausgangsumschaltverzögerung bei Zählerereignissen?
A: Die Ausgangsaktualisierung wird durch den 1,5 ms Modul-Aktualisierungszyklus und die interne Ereignisvergleichslogik gesteuert, nicht durch die Ausführungszeit des Leiterscans.

Feldinstallationsrichtlinien

Die Systemspannung muss vor dem Einsetzen entfernt werden, um eine Störung der Backplane-Bus-Timing und Instabilität der Eingangssperren zu vermeiden. Das Modul muss vollständig in einen einzelnen SLC 500 Chassis-Steckplatz mit korrekter Anschlussausrichtung zur 1746 Backplane-Schnittstelle eingesetzt werden.

Die Encoderverkabelung für A/B/Z-Kanäle sollte geschirmte verdrillte Adern mit Schirmabschluss nur an einem Ende innerhalb des Schaltschrankes verwenden. Signalkabel müssen von VFD-Ausgangsleitern und Hoch-dV/dt-Schaltleitungen ferngeführt werden, um Pulsverzerrungen bei hohen Frequenzen zu vermeiden.

Die Ausgangsverkabelung (10–30 VDC Sourcing) erfordert eine korrekte Lastanpassung und gemeinsamen Bezugserdung innerhalb desselben Schrankpotentials, um ein stabiles Schaltverhalten während der Zählerereignisausführung sicherzustellen.