Processeur Allen-Bradley 1747-L514 SLC 5/01

Le Allen-Bradley 1747-L514, également référencé comme le processeur 1747-L514 SLC 5/01, sert de module CPU principal SLC 5/01 utilisé pour exécuter le contrôle cyclique par balayage, la gestion de la table image E/S, et la coordination du réseau DH-485 dans les systèmes à châssis modulaires SLC 500 de Rockwell Automation. Le processeur fonctionne en tant que contrôleur en emplacement 0 avec exécution mémoire intégrée et gestion de communication série embarquée.

Décomposition du suffixe & matrice des modèles

Le modèle de base 1747-L514 ne comprend pas de segmentation fonctionnelle par suffixe. Il s'agit d'une variante de processeur SLC 5/01 à configuration fixe avec 4K de mémoire utilisateur et interface de communication DH-485 intégrée.

Spécifications matérielles

Exécution sur bus arrière et architecture de contrôle DH-485

Dans les systèmes à bus arrière SLC 500 de Rockwell Automation, le 1747-L514 exécute un contrôle déterministe basé sur un balayage en utilisant une RAM alimentée par condensateur pour l’exécution cyclique du programme. Le processeur occupe l’emplacement 0 et coordonne tous les modules E/S via la synchronisation de la table image du bus arrière.

L’interface DH-485 intégrée fonctionne comme un nœud de communication série à jeton, supportant les échanges maître/esclave pour la programmation, la surveillance et le transfert de données via les environnements RSLogix 500. L’arbitrage du bus arrière garantit que les mises à jour E/S sont synchronisées à des intervalles de balayage définis, avec un temps de balayage E/S de 2,6 ms et un cycle d’exécution du programme de 8 ms en charge nominale.

L’architecture mémoire est divisée entre un espace d’exécution de programme volatile (4K instructions) et un stockage de rétention supporté par EEPROM via les modules d’extension 1747-M1/M2, permettant la conservation structurée du programme lors des coupures d’alimentation sans dépendance à la mémoire non volatile en temps réel.

Questions fréquemment posées (FAQ)

Q : Le 1747-L514 supporte-t-il le changement à chaud dans le châssis SLC 500 ?
R : Non. Le processeur doit être inséré ou retiré uniquement hors tension du châssis pour éviter la corruption des signaux du bus arrière.

Q : Quelle est la fonction de l’affectation à l’emplacement 0 ?
R : L’emplacement 0 définit la position principale du CPU responsable de l’arbitrage du bus arrière et de la coordination de la table image E/S sur tous les modules.

Q : L’interface DH-485 peut-elle fonctionner indépendamment du cycle de balayage du CPU ?
R : Non. La communication DH-485 est synchronisée avec l’exécution du processeur et dépend de la planification CPU et du service du bus arrière.

Directives d’installation sur site

Le module doit être installé exclusivement en emplacement 0 d’un châssis 1746. Les connecteurs du bus arrière doivent être complètement engagés pour assurer un alignement correct du 5 VDC et du bus de communication avant la mise sous tension.

Le câblage DH-485 doit suivre les pratiques de routage en paires torsadées blindées avec une terminaison et une mise à la terre correctes en un point de référence unique. Le routage des câbles doit être séparé des conducteurs à haute interférence pour maintenir l’intégrité du signal série.

Les modules mémoire EEPROM, s’ils sont utilisés, doivent être insérés uniquement hors tension pour éviter la corruption des données de programme stockées.