Module mémoire Allen-Bradley 1785-ME32 PLC-5

Module mémoire Allen-Bradley 1785-ME32 PLC-5

Configuré pour la sauvegarde non volatile des programmes et la rétention de mémoire dans l’architecture système PLC-5, le Allen-Bradley 1785-ME32 (1785-ME32 Dispositif mémoire EEPROM) offre une exécution physique/électrique directe. Le module s’interface directement avec les connecteurs standard du backplane du processeur PLC-5 pour stocker les instructions de programme et les tables de données sans nécessiter d’entretien continu de la batterie. Fonctionnant avec une capacité embarquée de 32K mots, le composant maintient l’intégrité d’exécution à travers les cycles d’alimentation via des cycles d’effacement et de réécriture électriques directement exécutés dans le slot du processeur hôte.

Spécifications matérielles

Interface bus backplane et compatibilité firmware

Le module mémoire 1785-ME32 puise le courant de fonctionnement directement depuis le rail d’alimentation interne 5 VDC du processeur hôte via des points de contact dédiés du connecteur. Lors des cycles de communication sur le bus backplane, le contrôleur mémoire non volatile maintient des temps de lecture/écriture déterministes alignés avec l’horloge du cycle d’instruction du processeur. La compatibilité du firmware flash entre les variantes standard du processeur PLC-5 garantit la validation de l’image de données non volatile lors des routines de démarrage du CPU. L’architecture EEPROM empêche la corruption de la mémoire ladder logic causée par des baisses prolongées de tension sur le backplane ou des défaillances de la batterie RAM.

Questions fréquemment posées

Q : Le module mémoire 1785-ME32 peut-il être installé ou retiré pendant que le processeur PLC-5 est sous tension ?

R : Non. Installer ou retirer le module mémoire alors que le rack ou le processeur est alimenté provoquera des arcs électriques endommageant les contacts du connecteur et pourrait corrompre la mémoire non volatile. Toujours couper l’alimentation principale 120/230 VAC ou 24 VDC de l’alimentation du châssis avant d’insérer ou d’extraire le module.

Q : Comment le processeur utilise-t-il la mémoire de 32K mots pendant les opérations en temps réel ?

R : Le processeur lit l’image du programme depuis l’EEPROM vers la SRAM active au démarrage du système lorsqu’il est configuré via les interrupteurs DIP du processeur ou le logiciel de programmation. Pendant l’exécution, la logique ladder fonctionne à partir de la SRAM rapide, tandis que le 1785-ME32 sert d’image de sauvegarde persistante hors ligne.

Q : Quel est l’impact de la charge de courant sur le backplane lors de l’ajout de ce module à un CPU PLC-5 ?

R : Le module impose une charge continue de 0,17 A à 5 VDC sur le circuit d’alimentation interne du processeur. Cette charge doit être prise en compte dans le budget total d’alimentation 5 VDC alloué à l’alimentation du châssis 1771.

Consignes d’installation sur site

1. Coupez toute source d’alimentation connectée au châssis I/O 1771 et au processeur hôte PLC-5 avant de manipuler les emplacements internes des modules.
2. Portez un bracelet de mise à la terre ESD relié au point de terre du boîtier industriel pour éviter les décharges statiques sur les broches exposées de la carte EEPROM.
3. Repérez le connecteur mémoire désigné sur le bord avant ou latéral de la carte du module processeur PLC-5.
4. Alignez les encoches de guidage plastique du 1785-ME32 avec les onglets de guidage physiques du connecteur mémoire CPU.
5. Appliquez une pression ferme et équilibrée avec le pouce jusqu’à ce que le connecteur s’enclenche parfaitement dans les loquets du connecteur.
6. Vérifiez la configuration des interrupteurs DIP sur le processeur PLC-5 pour activer le chargement automatique de l’EEPROM au démarrage si une récupération automatisée est requise.
7. Rétablissez l’alimentation du châssis et vérifiez que les voyants d’état du processeur CPU effectuent les séquences de démarrage diagnostique standard sans signaler d’erreurs de parité mémoire.